# BEST AVAILABLE COPY

(B日本国特許庁(JP)

10特許出願公開

⑩公開特許公報 (A)

昭54—144922

(1) Int. Cl.<sup>2</sup> H 02 M 3/335

職別記号 ②日本分類 56 A 21 庁内整理番号 6067—5 LI ❸公開 昭和54年(1979)11月12日

6957—5H

発明の数 1 審査請求 有

(全 8 頁)

❸スイッチング電源の制御方式

番 6 号 東京電気化学工業株式 会社内

②特

顧 昭53-52320

顧人

東京電気化学工業株式会社

❷出 ⑫発:□

明

願 昭53(1978)5月2日

東京都中央区日本橋一丁目13番

1号

**藤田元良** 

四代 理 人 弁理士 村井

東京都千代田区内神田 2 丁目14

劈 超 有

1発明の名称

\*スイッチング電源の制御方式

#### 2.特許開京の報酬

(1) インダクタと版インダクタの電液を断続するスイッチング業子とを有するスイッチング電源において、前配インダクタのエネルギ放出回路の電流が第1の数定値にまで級じた時前配スイッチング素子をオンさせ、前配インダクタの電流が第2の数定値に達した時前配スイッチング業子をオフさせることを特徴とするスイッチング電源の制御方式。

(2) スイッテング電線の出力電圧の増大に従っ て前記第1の設定値を可能する特許請求の範囲第 1項記載のスイッチング電源の制御方式。

(3) スイッチング電源の出力電圧の増大に従って前記第2の数定値を可変する特許請求の範囲第 1項又は第2項記載のスイッチング電源の制固方 式。

(4) 前記エネルギ放出回路の電視を検出した検

出信号と同期信号との合成信号により前記スイッチング集子をオンさせる特許請求の範囲第1項。第2項又は第3項記載のスイッチング電源の創設方式。

#### 3.発明の評細な説明

本発明は、インパータあるいはコンパータを用いたスイッテング電板の制動方式に関する。

スイッチング電源としては、従来より1石フゥーイパック型、1石フォワードコンパペータ型、チョッパ型、ブッシュブル型、ブリック型等の各をれたのが用いられている。ところで、としてからのスイッチング電源を登住負荷をおして出りったが、大変を発展を受けるので、1ので変更をは過失をでは、1ので変更をである。との不能合をを受けるために、3位ののでは、3位のである。との不能合をを受けるために、3位のでは、3

かつ充分余裕のある出力トランスを用いるが、高 いる。さらにコンデンサ5と2次巻練1Bとの間価で大型なものになる欠点がある。 に電流検出用の抵抗器6が振みまれる。 かみ め

本発明は、上記の不都合を除去し、出力端短絡 事故や容量性負荷等の接続に起因するスポッテン ク楽子の破損を確実に舒止して、信観性の向上を 図ったスイッテンク電源の制御方式を提供しよう とするものである。

以下、本発明に係るスイッテング電源の制御方 式の実施例を図面に従って説明する。

第1図は本発明の第1実施例であって、1石フライパック型のスイッチング電源に適用した場合を示す。この図において、出力トランス1の1次を設1 Aの一緒にはスイッテング業子としてのトランジスタ 2 が適別に接続され、1次地線1 Aの他端は直派電源の正電源場子Pに、トランジスタ 2 のエミッタは電磁検出用の抵抗器3を介して会とのエミッタは電磁検出用の抵抗器3を介して会とが調子Nに失々接続され、負電部場子Nに失々接続され、負電部場子とは発生される。トランス1の2次巻線1 Bにはダイオード4及びコンデンナ5の整流回路が接続され、運航出力が出力増子A、Bに出されるようになって

いる。さらにコンデンサ5と2次地線1 Bとの間に電流検出用の抵抗器6が挿入される。なお、前配1-ランクスタ2のペース側には入力トランス?が設けられる。

一方。制御回路10は、前配入力トランスでを 介して前配トランクスタ 2に 駆動信号を出力する ドライブ回路11と、前配抵抗器3に生じた電圧 ●; を非反転入力端子に受ける第1コンパレータ 12と、前配抵抗器6に生じた電圧●3を反転入 力端子に受ける第2コンパレータ13と、アンド ゲート14と、前配ドライブ回路11の作動及び 停止を制御するフリップフロップ18とを有する。 そして、前記第1コンパレータ12及び第2コン パレータ 1.3 の他方の入力増子には失々基準電圧 Vrefi、 Vrefiが印加されており、第1コンパレ 一名12の出力は前記フリップフロップ15のチ セット入力をに、第2コンパレータ13の出力は アンドゲート14の一方の入力増子に失々加えら れる。そのアンドゲート14の他方の入力端子に は前記フリップフロップ15の反転出力でが回路

O の時間連れによる誤動作を防止するための抵抗器 16及びコンデンテ17の連延回路を介して印加され、アンドゲート14の出力はフリップフロップ 15のセット入力 8 に加えられる。フリップフロップ 15の非反転出力 Qはドライブ回路 11に加えられ、出力 Qが「1」(ハイレベル)の期間ドライブ回路 11は駆動信号をトランジスタ 2 に加えてトラングスタ 2 をオンにする。

以上の構成において、電源投入時等の初期状態では、トランス1の1次電流1、及び2次電流1、は等であるから、第1コンペレータ12の出力は「0」(ローレベル)、第2コンペレータ13の出力は「1」となる。従って、ラリップフロップ15はリセット状態にあってもセットされ、ドライブ回路11を介してトランクスタ2はオンに駆動され始動する。トランクスタ2のオン期間中1次電流1、は

$$I_1 = \frac{b}{L_1} t + I_0 \qquad \dots \qquad (1)$$

(但し、B:電球電圧、L: トランス1の1次

インダクタンス、Io : トランス 1 の残留エネルギの等価 1 次電流、5 : トランジスタ 2 がオンしてからの時間)

で示され、第2回(A)の如く、B/L1の傾きでいまれ、第2回(A)の如く、B/L1の傾きでいまれ、1 ついたでは、1 ついたりを3により電圧の1 として検出され、第1 コンパレーター 1 2 で基準電圧 Vrefi と比較される。 そして シャーチ 1 2 で基準電圧 Vrefi と比較される。 ペレータの出「1 」となりフリップフロップ 1 5 の非人の出 出力 Q は「0」となり、トランクステクのオン別 関中に 番えらり ステクス 1 の 数 気 エネルギは 2 次 表 1 の 数 気 エネルギは 2 次 表 1 の 数 気 エネルギは 2 次 電流 1 。 として 2 次 電流 1 。 とこ で 2 次 電流 1 。 は

$$I_3 = I_4 - \frac{R_{out}}{L_s} t' \qquad \dots \dots (2)$$

(但し、Bout : 2次出力電圧最大値、La : トランス1の2次インダクタンス、16 : トランス

特開昭54-144922(3)

1の残留エネルギの等価2次電流、 \* ′ :トラン **シスタ2がオフしてからの時間)** で示されるように磁気エネルギの放出にともない 時間の経過に従って減少する第2回(B)の如き 放形となる。との2次電視1。は抵抗器6により 電圧 + s として検出され、第2コンパレーダ18 で基準電圧 ₹<sub>795</sub>。と比較される。そして、 o s く Vroft となったとき第2 コンパレータ13 の出力 は「1」となる。このときフリップフロップ15 の反転出力では「1」であるから、アンドゲート 14の出力も「1」に変わりフタップフロップ 15は再びセットされ、トランクスタ2はオンに 作動される。以後、1次電流 I 、が増加してその 値が設定値に達したときトランクステ2はオフさ れ、2次電流IIIが減少して当該電流値が所定値 を下まわるとトランひスタ2がオンされるという

上記第1実施例によれば、トランス1の1次電 祝」: のみならず2次電視Ⅰ。をも制御回路10 で検出してトランジスク2のオン。オブ時期を制

スイッテング動作が鋭退される。

御するようにしたので、出力端子A、B間が短終 された場合、過負荷の場合、始助時のBout 年 0 の場合。あるいは大容量の容量性負荷の場合に一 定層複数のスイッテング動作の電源において生じ 易いトランス1の大きな直旋偏磁。それに起因す るインタクタンス低下、及びトランタスタ2のオ フ動作の応答遅延等によるトランクスタ2のコレ クタ電流の増大を簡単な構成で回避することがで きる。すなわち、2次電旋Is はIout/Lsの 傾斜をもって減少するから、出力電圧300%が小 さいときは一定期間内での2次電流の減少は僅か である。從って上記の制御を行わない場合には、 トランセスチ2のコレグタ電流(二Ii)はオン 時の初期値が大きくなるので、たとえトランジス タ2のコレクタ電流値を検出して過大電流に対し てトランジスダ2をオフするようにしたとしても トランクスタ2のストレージタイム等の影響でコ レクタ電流が増加することは避けられず、さらに トランス1の直流偏在によるインダクタンス低下 とコレクタ電液の増大とは互に動長しあうのでト

ランス 1 ほついには磁気飽和に達し、トランクス タ2に過大電流が流れて破壊に至る。本実施例に よればトランス1の2次電視Ⅰ。が設定値に減少 するまでトランクスタ2はオフ状態を続けるから、 上述のような現象を確実に防止できる。

なお、自励機によるプロッキング発展器を用い たスイッテング電報でも上記実施例の場合と同じ ような動作モードとなるが制御の容易さにおいて 劣る。すなわち、上記実施例では2入力のアンド ゲート14の代りに3入力のアンドゲートを用い て、そのうちの1入力を「1」又は「0」にする。 ことにより作動又は停止の制御が可能な利点があ る。また、トランス1の1次電振『」あるいは2 次電流1。の管流検出設定値を可変制御すること により出力制御が可能である。さらに、電流エ』。 1 。 の検出回路手段は各種の変形が可能であり、 例えば電流変成器を使うことにより、1次側回路 と2次側回路との絶縁及び制御回路の両回路から の絶縁が容易に実施できる。

第3回は出力トランスの1次電視及び2次電旋

を夫々電波変成器を介して検出するとともに出力 電圧を検出して出力の安定化を実行できるように した本発明の第2実施例を示す。この図において、 出力トランス1の1次巻線14の一端にはスイッ チング用のトランクスタ2が直列に接続され、1 次巻級1Aの他端とトランジスタ2のエミッタと の間に、交流入力端子の、Dに供給される交流入 力を整成器20で整旋しコンデンタ21で平滑し た直衛電圧が加えられる。トランス1の2次巻線 1Bにはダイオード4、インダクタ22及びコン デンナ5A、5Bから成る整流回路が授続され、 直旋出力が出力機子A、 B 間に出されるようにな っている。前配スイッテング用のトランひスタ2 のペース回路には入力トランスでの2次常設で8 が表統され、トランス7の1次巻級7L倒にドラ イブ用のトランジスタ23が設けられる。

一方、制御回路10人は、トランス1の1次電 焼1,を検出するための電流変成器30と、トラ ンス1の2次電流Ⅰ。を検出するための電底変成 器31 と、出力端子A、B間の出力電圧値と所望

電圧値との誤差を出力する誤差増幅器としての流 算増幅器3.2 と、1次電流 I: の検出値と基準電 圧 Vrefi とを比較する第1コンパレータ12と、 2 次電施I。の検出値と基準電圧 Vrof2 とを比較 する第2コンパレータ18と、アンドゲート14 A と、フリップフロップ15とを有する。そして、 電視変成器30の第1巻練30Aはトランシスタ 2 のコレクタ側に挿入され、第 2 岩線 3 0 B の跡 起電圧 8 0 1 1 は 第 1 コンパレータ 1 2 に 印加され、 第3巻線300はダイオード33及び抵抗器34 を介して演算増幅器32の出力端子に接続される。 演算増格器32の一方の入力には抵抗器50と可 変抵抗器 5 1、抵抗器 5 2 で出力電圧を分圧した 電圧が加えられ、他方の入力には抵抗器 5 3 と定 電圧ダイオード56で分圧した電圧が抵抗能55 を介して加えられる。また、電視反成器31の第 1 巻線 3 1 Aはトランス 1 の 2 次巻線 1 Bに対し て直列に抑入され、第2巻線318の時起電圧・ eatz は第2コンパレータ18に印加される。ア ンドグート144の第1の入力には抵抗器16及

びコンデンナ17か6成る遅延回路を介してフリ ップフロップ15の反転出力でが加えられ、第2 の入力には第2コンパレータ13の出力が加えら れるとともに、第3の入力にはコンデンサ36を 介して同期入力端子P、G間に供給されている词 頻信号が加えられる。約犯フリップフロップ 15 の非反転出力Qは抵抗器36を介してドライブ用 のトランジスタ23に加えられ、出力Qが「1」 (ハイレベル) の期間中トランジスタ23が作動 され、これによりスイッチング用のトランクスタ 2がオンされるようになっている。なお、前配整 疣器 2:0 の出力側に抵抗器 8 7 を介して接続され た定覚圧ダイオード88両端の電圧が制御回路。 .10人の電源として供給され、またその世圧は、 抵抗器39、40及び41。42で夫々分圧され て基準電圧 Vreft 、 Vreft として第1。第2コン パレーダ12、13に供給されるとともに、抵抗 盤 4 3 及びダイオード 4 4 の並列回路を介して前 配アンドゲート14Aの飾るの入力に加えられる。 以上の構成において、まず、周期借号が同期入

O 力増子P. Gに入力されていない場合を考えると、アンドゲート14Aの第3の入力は低1。次により「1」となっており、1次電流1で枝は、2次でで、31で枝に、30の次には、30の次には、30の次には、30の次には、30の次には、30の次には、30の次には、30の次には、30の次には、30の次には、30の次には、30の次には、30の次には、30の次には、30の次には、30の次には、30の次には、30の次には、30の次には、30の次に、30の次に、30の次に、30の次に、30の次に、30の第3の次に、30の次に、30の第3の次に、30の次に、30の第3の次に、30の次に、30の第3の次に、30の次に、30の次に、30の次に、30の次に、30の次に、30の第3の次に、30の次に、30の次に、30の次に、30の第3の次に、30の次に、30の第3の次に、30の形に、30

さて、前記電視便成器30は第3色級300を 有しているから、第2巻級30日に誘起される電 圧 e ori は、第3巻級300よりながめた等価負 荷インピーダンスによっても変化する。すなわち、 出力電圧が大きくなると演算増編器32の出力電 圧が大きくなって等価負荷インピーダンスが大き くなる。この結果、電圧 e ori は増大し、より小 さなコレクタ電流においてコンパレータ12の出力は「1」に変わりフリップフロップ15をリセットも、トランレスタ2をオフにする。しかして、トランレスタ2のオン知路が振縮され出力電圧は減少する。このような出力電圧を割割する負帰連作用により出力電圧は一定に保たれる。

前記図別入力増子ア、0に、例えばテレビション受像機のフライパックトランス60よりの別情号を加える場合には、同期信号入力がないともの定常時の自然動作層被数を同期信号周被数とロップ15がリセット状態で第2コンパレータ18の出力の「1」でありなおかつ同期信号が「1」(ハイレベル)になったときにアンドゲート14ムの出力は「1」になってフリップフロップ15セセットしてトランシスタ2がオンに作助することで、第4図(0)の如き同期信号に同期してスイッテング電前は動作することになる。

上記第2 実施例によれば、出力編子 A、B 間短 絡の場合や大容量の容量性負荷の場合等簡単な回 130×

子屋子

特別昭54-1449226

○ 路構成によりトランピステ2に過大電気が成れて
取扱する事故を確実に防止できるとともに、出力
電圧の安定化制御が可能である。また、始勧時に
自然動作し、定常時局別動作が可能であることか
ら、テレビリョン受像機の電源等に最適である。
さらに、電流変成器30、31を用いて1次電流
11及び2次電板1。を検出するようにしたので
1次側回路と2次側回路とを絶縁できる利点もある。

なお、上配第2実施例では出力割割のために3 能の地線を有する電流度成器30を用いてトラン リスタ2のコレクタ電流の検出値を出力電圧によ り可変となるようにしたが、負荷変勢が大きい場合などに自然動作局波数の変動を減少させる等の 目的でトランス1の2次電流1。の検出値も出力 電圧によって変化させるようにしてもよい。

第5回は本発明の第3実施例であって、1石フ \*ワードコンパータ型のスイッチング電源に適用 した場合を示す。この図において、出力トランス 70の1次電線704の一端にはスイッチング用 のトランレスチ2が直列に接続され、1次名線 70人の他端は直旋電源の正電類端子ドに、トランレスタ2のエミックは負電源端子ドに失々接続される。トランス70の2次名線70Bにはゲイオード71、インダクテ72及びコンデンサ73が接続され、さらにインダクタ72のエネルギ放出時の電流径略としてのダイオード74が設けられ、出力端子4、Bに直旋出力が出されるようになっている。

一方、制御回路108は、トランクステ2のはオン状態の時のインデクテ72の電流I。、すなわちディオード71の電流を検出する電流変成器80と、トランクステ2のオフ期間のインデクテ72の電流I。、すなわちディオード74の電流を検出する電流変成器81と、電流I。の検出値と基準電圧▼rofe とを比較する第1コンパレーテ12と、電流I。の検出値と基準電圧▼rofe とを比較する第2コンパレーテ13と、アンドゲート14ムと、フリップ15と、該フリップ15により制御されるドライブ回路11

O とを有する。さらに出力端子 A、B間に接続され る定量圧ダイオード82及び抵抗器83の値列回 終と、それらの接続点の電圧をベースに受けるト ランセスタ84と、コレクタ側の抵抗器85とか 6成る誤差増幅器と必備えている。そして、電視 変成器80の第1巻線804はトランス70の3 次巻線で 0 Bに直列に挿入され、第 2 巻線 B 0 B の誘起電圧 e cra は第1コンペレータ12に印加 され、毎3角数800はダイオード86を介して 抵抗器 8 5 に結ばれる。電流変成器 8 1 の第 1 巻 観81Aは前記ダイオード74に直列に挿入され、 第12 巻級 8-1 B の誘起電圧 ● 0T4 は第2コンパレ ータ13に印加され、第3巻線810はダイオー ド87を介して抵抗器85に接続される。なお、 創御回路10Bの電談として直旋電圧十▼が供給 されており、アンドゲート144には同期入力端 子Kより同期信号が印加できるようになっている。

上記書成において、初期状態ではダイオード 71の電流1。及びダイオード74の電流1。共 に等であるから、第1日の場合と同様にフリップ フロップ 1 5 はセットされ、ドライブ回路 1 1 を介してトランクスタ 2 はオンに駆動され、始助する。この結果、トラングスタ 2 のオン期間において入力電力はトランス 7 0 を介しダイオード 7 1 、イングクグ 7 2 を通して出力端子 A、 B に 接続される。そして、トラング 月間 たけれる 2 のコレクタ 電流にほぼ比例 する 電流 A に がってフリップ 1 5 は A に A を A を A を A を A を A を A を A を A を A を A を A を A を A を A を A で

以上のようにしてトランリスタ2のスイッチング動作が行われ、必要に応じて向期信号Kを加えることにより第2実施例の場合と同様に向期をとることができる。また、電無変成器80、81の第3巻級800、810の負荷として抵抗器85、

12

O トランジスタ86を含む餌差増幅器を接続したか 5、出力電圧の安定化制御も可能である。

なお、上配第3実施例において、トランジスタ 2 がオン状態のときのインダクタ72の電流I。 を検出する代点にトランジスタ2のコレクタ電波 を射るようにしてもよい。

いる。

一方・制御回路100は、トランセスタ91、92のエミック電流を放出する電液変成器100と、インダクタ97の全電板の交流分を検出する電液変成器101とを有しており、その他の構成は第1実施機における制御回路10と関係とのでいる。ただし、ドライブ回路11人は、周知のエフリップフロップとゲート回路等のロジック回路とを含んでおりブッシュブルドライブ用の信号を各トランジスタ91、92に入力トランスタ3、94を介して加えるように構成されている。

上記第4実施例の動作は、スイッテング用トランジスタ91、92が交互にオンとなる点を除けば、前述の第1実施例の場合に似かよっており、効果も同様である。

なお、上記第4実施例において、インタクタ 97の全電液の交流分を電液皮成器101で検出 し、トランジスタ91、92のオフ時のインタク タ電流の検出信号としてそのまま使用しているが、 電流反成器100の出力を利用した同期クランプ

等により、電流を成器 1 0 1 の出力を直流分再生して使用してもよい。また、出力電圧制動及び外部信号同期等は創述の第2、第3 実施例にて示した手段により実行可能である。

なお、上記各実施例では、電旋検出回路として の抵抗暴あるいは電流変成器を用いて検出信号被 形をそのまま利用したが、各種の被形標正、整形 を行ってタイミングをとり易くする等の変形がで きることも明らかである。


叙上のように、本発明によれば、出力増短器事故や容量性負荷等の接続に起因するスイッチング 繁子の敬損を確実に防止して信頼性の向上が可能 なスイッチング電源の制御方式を得る。


4.図由の簡単な説明


第1回は本発明に係るスイッテング電源の制動方式の第1実施例を示す回路的、第2回はその動作を説明するための波形図、第3回は第2実施例を示す回路図、第4回はその動作を説明するための波形図、第5回は第3実施例を示す回路図、第6回は第4実施例を示す回路図である。


1、70、90…出力トランス、2、23、84、91、92…トランレスタ、3、6、16、36、57、39万至43、50、52、53、65、83、85…無抗器、4、33、44、71、74、86、87…ダイオード、5、5人、5 B、17、21、35、73、98…コンデンテ、7、93、94…入力トランス、10、10人人乃至100…制御回路、11…ドライブ回路、12…第1コンパレータ、13…第2コンパレータ、14、14人…アンドゲート、15…フリップフロップ、22、72…インダクタ、30、31、80、81、100、101…電液酸較器、32…演算増暢器。

等許出賴人 東京電気化学工業株式会社 代理人 弁理士 村 井 脇









補正をする多

**-98**.

京京都中央区日本橋

京都世田谷区他民 8 丁目 2 1 番 2

(7929) 弁理士 村井

補正命令の日付

補正により増加する発明の数 なし

明報者の特許請求の範囲の機



特許開求の範囲の欄を次のように補正する。

10C

「(1)インダグタと該インダクタの電流を断続 するスイッチング第子とを有するスイッチング電 像において、約記インダクタのエネルギ放出回路 の電荷を検出し、該放出回路の電視が第1 の設定 値<u>以下に</u>減じた<u>状態にあるとき</u>前配スイッテング 象子をオンさせ、前記インダクタの電流が第2の 段定値に達した時前配スイッチング業子をオフさ せることを特徴とするスイッチング電源の制御方

(2) スイッテング電前の出力電圧の増大に従っ て朝記第1の設定値を可旋する特許請求の範囲第 1 項配載のスイッチング電源の制御方式。

(3) スイッテング電原の出力電圧の増大に従っ て前配第2の設定値を可変する特許前求の掲囲第 1 項又は第2項記載のスイッチング電影の制御方 式。

( 4 ) 的紀エネルギ放出回路の電流が<u>的紀第1の</u> 股定値以下であることを検出した検出信号と同期 信号との合成信号により前記スイッテング業子を

オンさせる特許請求の範囲第1項、第2項又は第 載のスイッテング電源の制御方式。」

(12) Publication of Patent Application (A)

(11) Publication Number of Patent Application: JP-A-54-144922

(43) Date of Publication of Application: November 12, 1979

(21) Application Number: Sho 53-52320

\_(22) Application Date: May 2, 1978

(72) Inventor: Motoyoshi Fujita

(71) Applicant: Tokyo Denki Kagaku Kogyo K. K.

(74) Representative: Takashi MURAI, Patent Attorney

## Specification

## 1. Title of the invention

Method of controlling a switching power supply

### 2. Claims

(1) A method of controlling a switching power supply, which comprises an inductor and a switching element for interrupting a current of the inductor:

wherein a current of an energy emission circuit of the inductor is detected, and

wherein the switching element is turned on when the current of the emission circuit is reduced to a first set value, and the switching element is turned off when the current of the emission circuit reaches a second set value.

(2) The method of controlling a switching power supply as claimed in Claim 1, wherein the first set value is varied as

an output voltage of the switching power supply increases.

- (3) The method of controlling a switching power supply as claimed in Claim 1 or Claim 2, wherein the second set value is varied as an output voltage of the switching power supply increases.
- (4) The method of controlling a switching power supply as claimed in Claim 1, Claim 2 or Claim 3, wherein the switching element is turned on based on a combined signal of a detection signal obtained by detecting the current of the energy emission circuit and a sync signal.
- 3. Detailed description of the invention

The present invention relates to a method of controlling a switching power supply, which uses an inverter or a converter.

The switching power supplies, which have been heretofore in use, includes various types, such as one-transistor fly-back type, one-transistor forward converter type, chopper type, push-pull type, bridge type, etc. In this connection, when these types of switching power supplies are used as a heavy-load power supply for e.g. a large-output strobe xenon lamp, or when output terminals are short-circuited accidentally, the current of the switching element would increase due to the DC magnetic deflection of output transformer or the response delay of the switching element, and, in time, it would cause breakdown of the switching element owing to over-current. Accordingly, some countermeasure should be worked out. In order to avoid

this inconvenience, an over-current protection circuit, a high-speed switching element and a sufficiently-high-capacity output transformer have been employed. It, however, has a drawback that the power supply becomes expensive and large-sized.

Accordingly, the present invention has been intended to provide a switching power supply, in which the above inconvenience is removed and its reliability can be improved by preventing with certainty the switching element from the breakdown owing to short-circuiting accident of output terminals or the connection of capacitive load etc.

Hereinafter, examples of the method of controlling a switching power supply according to the present invention will be described based on attached drawings.

Fig. 1 is a first example of the present invention, which shows a case where the invention is applied to one-transistor fly-back type switching power supply. In the figure, to one end of the primary winding 1A of an output transformer 1, a transistor 2 as a switching element is serially connected, the other end of the primary winding 1A being connected to the positive power supply terminal P of a DC power supply, and, the emitter of the transistor 2 is connected to the negative power supply terminal N through a resistor 3 which is used for current detection, respectively, the negative power supply terminal N being further grounded. To the secondary winding

1B of the transformer 1, a rectifier circuit composed of a diode 4 and a capacitor 5 is connected, the DC output thereof being supplied to the output terminals A and B. Between the capacitor 5 and the secondary winding 1B, a resistor 6 for detecting current is further inserted. Besides, to the side of base of the transistor 2, an input transformer 7 is provided.

Next, a control circuit 10 is provided with a drive circuit 11 for outputting a drive signal to the transistor 2 through the input transformer 7; a first comparator 12 for receiving the voltage  $e_1$  generated in the resistor 3 to the non-inverting input terminal; a second comparator 13 for receiving the voltage  $e_2$  generated in the resistor 6 to the inverting input terminal; an AND gate 14; and a flip-flop 15 for controlling on-and-off operation of the drive circuit 11. Here, to the respective other input terminals of the first and second comparators 12 and 13, corresponding reference voltages  $V_{\text{ref1}}$  and  $V_{\text{ref2}}$  are applied, and the output of the first comparator 12 is supplied to a reset input R of the flip-flop 15, while the output of the second comparator 13 is supplied to one input terminal of the AND gate 14, respectively. To the other input terminal of the AND gate 14, the inverted output  $\overline{\mathbb{Q}}$  of the flip-flop 15 is applied through a delay circuit, composed of a resistor 16 and a capacitor 17, for preventing a malfunction due to the delay of the circuit, while the output of the AND gate 14 is applied to the setting input S of the flip-flop 15.

The non-inverted output Q of the flip-flop 15 is applied to the drive circuit 11, and the drive circuit 11 applies a drive signal to the transistor 2 to turn it on during the period the output Q being "1" (high-level).

With such a configuration, since, at its initial state as on the start of feeding power, the primary current  $I_1$  and the secondary current  $I_2$  of the transformer 1 are zero, the output of the first comparator 12 becomes "0" (low-level), while the output of the second comparator 13 becomes "1". Thus, the flip-flop 15 is set, even if it has been reset, and the transistor 2 is activated by the drive circuit 11 to start. During the period the transistor 2 is kept on, the primary current  $I_1$  is given by:

(wherein, E: Power supply voltage;  $L_1$ : Primary inductance of the transformer 1;  $I_0$ : Equivalent primary current of residual energy of the transformer 1; and t: Time since the transistor 2 was turned on.)

As seen in Fig. 2(A), the primary current  $I_1$  increases with the lapse of time at an incline of  $(E/L_1)$ . This primary current  $I_1$  is detected by the resistor 3 as a voltage  $e_1$ , and compared with the reference voltage  $V_{ref1}$  by the first comparator 12. Then, when it comes to the point where  $e_1 > V_{ref1}$ , the output of the first comparator becomes "1", and the flip-flop 15 is reset. As a result, the non-inverted output

Q of the flip-flop 15 becomes "0" and the transistor 2 is turned off. When the transistor 2 is turned off, the magnetic energy, which has been stored in the transformer 1 during period the transistor 2 was on, is emitted as the secondary current I<sub>2</sub> from the secondary winding 1B to the side of load through the diode 4. Here, the secondary current I<sub>2</sub> is given by:

$$I_2 = I'_0 - (E_{OUT}/L_2) t' \dots (2)$$

(wherein,  $E_{\text{OUT}}$ : Maximum value of the secondary output voltage;  $L_2$ : Secondary inductance of the transformer 1;  $I^{*}_{0}$ : Equivalent secondary current of residual energy of the transformer 1; and t': Time since the transistor 2 was turned off.)

As shown in this equation, the secondary current  $I_2$  reduces with the lapse of time, as the magnetic energy is emitted, resulting a waveform as shown in Fig. 2(B). This secondary current  $I_2$  is detected by the resistor 6 as a voltage  $e_2$ , and compared with the reference voltage  $V_{ref2}$  by the second comparator 13. Then, at the point when  $e_2 < V_{ref2}$  is satisfied, the output of the second comparator 13 becomes "1". Since the inverted output  $\overline{Q}$  of the flip-flop 15 is "1", the output of the AND gate 14 becomes also "1", and the flip-flop 15 is set again to cause the transistor 2 to be turned on. Subsequently, the switching operation, in which the transistor 2 is turned off when the primary current  $I_1$  increases to a set value and the transistor 2 is turned on when the secondary current  $I_2$ 

reduces to come under a predetermined value, is repeated.

According to the first example described above, since on-off timing of the transistor 2 is controlled by detecting not only the primary current  $I_1$  but also the second current  $I_2$  of the transformer 1, the increase of collector current of the transistor 2 can be prevented with a simple configuration. Such increases of collector current would be caused by the large magnetic deflection of the transformer 1, the reduction of inductance resulting from it, the response delay of the on-off motions of the transistor 2, or the like, in the cases when the power supply uses a fixed frequency for switching motion, or when the output terminals A and B are short-circuited, or when overloaded, or when  $E_{out} \cong 0$  at the start, or when large capacitive load is applied. Namely, since the secondary current  $I_2$  reduces at an incline of  $E_{out}/L_2$ , reduction of the secondary current I2 within a certain period is small when the output voltage Eout is low. Therefore, if there were not the above control, since the collector current (=  $I_1$ ) of the transistor 2 would become larger in its initial value at the start, it would be unavoidable that the collector current increases under the influence of the storage time etc. of the transistor 2, even if the collector current value of the transistor 2 is detected for turning the transistor 2 off in case of overcurrent. Furthermore, since reduction of inductance of the transformer 1 due to DC magnetic deflection and increase of

collector current will encourage each other, the transformer 1 would reach the magnetic saturation in time, which causes over-current in the transistor 2 and leads to its breakdown. When the present example is applied, however, since the transistor 2 is kept off until the secondary current I<sub>2</sub> of the transformer 1 reduces to a set value, the phenomena as mentioned before can be avoided with certainty.

Besides, although, in the case of switching power supply using a blocking oscillator of self-excited oscillation, the operation mode similar to the above example would be used, it is inferior to the example in controllability. Namely, the present example has an advantage that, instead of two-input AND gate 14, a three-input AND gate can be used to enable the on-off control by applying "1" or "0" to one of those inputs. Moreover, the output control is possible by varying the set value for current detection of the primary current I<sub>1</sub> or the second current I<sub>2</sub> of the transformer 1. Furthermore, various modification of the circuit means for detecting the currents I<sub>1</sub> and I<sub>2</sub> is possible, for example, a current transformer can be used to insulate easily the primary circuit from the secondary circuit, or insulate the control circuit from both the first and second circuits.

Fig. 3 shows the second example according to the present invention, in which the output stabilization can be carried out by detecting the first and second currents of an output

transformer through respective current transformers and further detecting the output voltage. In the figure, to one end of the primary winding 1A of the output transformer 1, a switching transistor 2 is serially connected, and, between the other end of the primary winding 1A and the emitter of the transistor 2, a DC voltage is applied, which has been obtained from an AC input supplied to AC input terminals C and D by rectifying the AC input by a rectifier 20 and smoothing it by a capacitor 21. To the secondary winding 1B of the transformer 1, a rectifier circuit composed of a diode 4, an inductor 22 and capacitors 5A and 5B is connected, so that a DC output can be supplied to the output terminals A and B. To the base circuit of the switching transistor 2, the secondary winding 7B of an input transformer 7 is connected, while to the side of the primary winding 7A of the transformer 7, a driving transistor 23 is provided.

Next, a control circuit 10A is provided with a current transformer 30 for detecting the primary current  $I_1$  of the transformer 1; a current transformer 31 for detecting the secondary current  $I_2$  of the transformer 1; an operational amplifier 32, as a difference amplifier for outputting a difference between the output voltage value across the output terminals A and B and a desired voltage value; a first comparator 12 for comparing the detected value of the primary current  $I_1$  with a reference voltage  $V_{ref1}$ ; a second comparator

13 for comparing the detected value of the secondary current  $I_2$  with a reference voltage  $V_{\text{ref2}}$ ; an AND gate 14A; and a flip-flop 15. Here, a first winding 30A of the current transformer 30 is inserted to the collector side of the transistor 2, an induced voltage  $e_{ct1}$  of a second winding 30B being applied to the first comparator 12, and a third winding 30C is connected to the output terminal of the operational amplifier 32 through a diode 33 and a resistor 34. To one input of the operational amplifier 32, a voltage divided from the output voltage by a resistor 50, a variable resistor 51 and a resistor 52 is applied, while to the other input, a voltage divided by a resistor 53 and a voltage-regulator diode 54 is applied through a resistor 55. On the other hand, a first winding 31A of the current transformer 31 is serially inserted to the secondary winding 31B of the transformer 1, an induced voltage  $e_{\text{ct2}}$  of a second winding 31B being applied to the second comparator 13. To a first input of the AND gate 14A, an inverted output  $\overline{Q}$  of the flip-flop 15 is applied through a delay circuit composed of a resistor 16 and a capacitor 17, while to a second input, the output of the second comparator 13 is applied. Further to a third input, a sync signal, which has been provided across sync input terminals F and G, is applied through a capacitor 35. The non-inverted output Q of the flip-flop 15 is applied to the driving transistor 23 through a resistor 36, and the transistor 23 is activated during the period the output Q is

"1" (high-level), and thereby the switching transistor 2 is turned on. Besides, the voltage across a voltage-regulator diode 38, which is connected to the output side of the rectifier 20 through a resistor 37, is provided as the power supply for the control circuit 10A, and the voltage is divided by resistors 39, 40 and 41, 42, respectively, and supplied to the first and second comparators 12 and 13 as the reference voltages  $V_{ref1}$  and  $V_{ref2}$ , respectively. At the same time, the voltage is also provided to the third input of the AND gate 14A through a parallel circuit of a resistor 43 and a diode 44.

With such a configuration, firstly, considering a case when a sync signal is not supplied to the input terminals F and G, since, the third input of the AND gate 14A is "1" by the effect of the resistor 43 and the primary and secondary currents I<sub>1</sub> and I<sub>2</sub> are subject to detection by the current transformers 30 and 31, its basic operation is similar to that of the above first example; i.e., the switching operation, in which the transistor 2 is turned off when the primary current I<sub>1</sub> increases to reach a first set value and the transistor 2 is turned on when the secondary current I<sub>2</sub> reduces to come under a second set value, is repeated. Thus, the primary current I<sub>1</sub> produces a waveform shown in Fig. 4(A), while the secondary current I<sub>2</sub> produces a waveform shown in Fig. 4(B), wherein respective set values are shown by dotted lines H and J.

Here, since the current transformer 30 is provided with

a third winding 30C, the voltage e<sub>CT1</sub> induced in the second winding 30B varies in accordance with the equivalent load impedance observed by the third winding 30C. Namely, as the output voltage increases, the output voltage of the operational amplifier 32 also increases, resulting a larger equivalent load impedance. As a result, since the voltage e<sub>CT1</sub> increases, the output of the comparator 12 is changed to "1" at a smaller collector current, and it causes the flip-flop 15 to be reset and the transistor 2 to be turned off. Then, the time period the transistor 2 is on is shortened, and thereby the output voltage reduces. By such a negative feedback operation for controlling the output voltage, the output voltage can be maintained constant.

In the case when a sync signal, which is provided from e.g. the fly-back transformer 60 of a television receiver, is applied to the sync input terminals F and G, the frequency for a natural operation at steady state, with no sync input, may be set slightly higher than that of the sync signal, so that, if the sync signal becomes "1" (high-level), while the flip-flop 15 is reset and the output of the second comparator 13 is "1", then the output of the AND gate 14A becomes "1" and it causes the flip-flop 15 to be set to activate the transistor 2 on. Therefore, the switching operation will be performed in synchronization with the sync signal as shown in Fig. 4(c).

According to the second example described above, even

when the output terminals A and B are short-circuited or when large capacitive load is applied or the like, the breakdown of the transistor 2 due to over-current can be surely prevented with a simple circuitry, and further the stabilizing control of the output voltage becomes possible. Moreover, the natural operation at its start and the sync operation at steady state are possible, and thereby it is the most suitable in use for the power supply etc. of television receiver. Furthermore, since the primary and secondary currents I<sub>1</sub> and I<sub>2</sub> are detected using the current transformers 30 and 31, it also has an advantage that the primary circuitry can be insulated from the secondary circuitry.

In addition, although, in the above second example, the current transformer 30 having three windings is used for the output control so that the detected value of collector current of the transistor 2 can be varied in accordance with the output voltage, the secondary current  $I_2$  of the transformer 1 may be also varied in accordance with the output voltage, for the purpose of reducing the frequency fluctuation in natural operation, in the case there is a large load fluctuation or the like.

Fig. 5 is a third example of the present invention, which shows a case where the invention is applied to one-transistor forward-converter type switching power supply. In the figure, to one end of the primary winding 70A of an output transformer

70, a switching transistor 2 is serially connected, the other end of the primary winding 70A being connected to a positive power supply terminal P of a DC power supply, and, the emitter of the transistor 2 is connected to a negative power supply terminal N, respectively. To the secondary winding 70B of the transformer 70, a diode 71, an inductor 72 and a capacitor 73 are connected, and a diode 74 is further provided as a current passage when the energy of the inductor 72 is emitted. Thus, the DC output is supplied to the output terminals A and B.

Next, a control circuit 10B is provided with a current transformer 80 for detecting the current  $I_3$  of the inductor 72 when the transistor 2 is on, i.e. the current of the diode 71; a current transformer 81 for detecting the current  $I_4$  of the inductor 72 when the transistor 2 is off, i.e. the current of the diode 74; a first comparator 12 for comparing the detected value of the current  $I_3$  with a reference voltage  $V_{ref3}$ ; a second comparator 13 for comparing the detected value of the secondary current I $_4$  with a reference voltage  $V_{ref4}$ ; an AND gate 14A; a flip-flop 15; and a drive circuit 11 that is controlled by the flip-flop 15. Further, a serial circuit composed of a voltage-regulator diode 82 and a resistor 83, and a difference amplifier composed of a transistor 84, the base thereof receiving the voltage of the interconnection of the serial circuit, and a resistor 85 on the collector side, are connected across the output terminals A and B. Besides, the primary

winding 80A of the current transformer 80 is serially inserted to the secondary winding 70B of the transformer 70, the voltage e<sub>CT3</sub> induced in the secondary winding 80B being applied to the first comparator 12, and the third winding 80C is coupled with a resistor 85 through a diode 86. The primary winding 81A of the current transformer 81 is serially inserted to the diode 74, the voltage e<sub>CT4</sub> induced in the secondary winding 81B being applied to the second comparator 13, and the third winding 81C is coupled with the resistor 85 through a diode 87. Moreover, a DC voltage +V is supplied as the power source for the control circuit 10B, and the sync signal is supplied to a terminal K for applying it to the AND gate 14A.

In the configuration described above, since at the initial state both the current  $I_3$  of the diode 71 and the current  $I_4$  of the diode 74 are zero, similarly to the case of Fig. 1, the flip flop 15 becomes set and the transistor 2 is driven to start by the drive circuit 11. As a result, during the period the transistor 2 is on, the input power is supplied to the load connected to the output terminals A and B through the transformer 70, the diode 71 and the inductor 72. Here, at the point when the current  $I_3$  in substantially proportion to the collector current of the transistor 2 increases and reaches a predetermined value, where  $e_{CT3}$  >  $V_{ref3}$  is satisfied, the flip flop 15 is reset and the transistor 2 is turned off. During this off period, the energy stored in the inductor 72 is emitted

to the load through the passage including the diode 74. Then, at the point where  $e_{CT4} < V_{ref4}$  is satisfied, the flip-flop 15 is set and the transistor 2 is turned on.

In this manner the switching operation of the transistor 2 is performed, and, if need be, a sync signal K may be applied to synchronize similarly to the case of the second example. Furthermore, since the difference amplifier including the resistor 85 and the transistor 84 is provided as a load to the respective third windings 80C and 81C of the current transformers 80 and 81, the stabilization control of output voltage becomes possible as well.

In addition, in the above third example, instead of detecting the current  $I_3$  of the inductor 72 when the transistor 2 is on, the collector current of the transistor 2 may be measured.

Fig. 6 is a fourth example of the present invention, which shows a case where the invention is applied to push-pull type switching power supply. In the figure, to the primary winding 90A of an output transformer 90, switching transistors 91 and 92 are connected in a push-pull arrangement, the base circuits of these transistors 91 and 92 being provided with input transformers 93 and 94, respectively. Here, the center tap of the primary winding 90A is coupled with a positive power supply terminal P, while the emitters of the transistors 91 and 92 and respective one ends of the secondary windings of the input

transformers 93 and 94 are coupled with a negative power supply terminal N, respectively. To the secondary winding 90B of the output transformer 90, a full-wave rectifier circuit composed of diodes 95 and 96, an inductor 97 and a capacitor 98 is provided, and the DC output is supplied to the output terminals A and B.

Next, a control circuit 10C is provided with a current transformer 100 for detecting the emitter current from the transistors 91 and 92; a current transformer 101 for detecting the AC component of the total current of the inductor 97; and other devices similar to the control circuit 10 as in the first example. The drive circuit 11A, however, includes a well-known T-flip-flop and a logic circuitry such as gate circuit, and is configured to apply the signals for push-pull drive to the transistors 91 and 92 through the respective input transformers 93 and 94. The operation in the fourth example is similar to that in the case of the first example described above, except that the switching transistors 91 and 92 are alternately turned on, and it produces the similar effect.

In addition, although, in the above fourth example, the AC component of the total current of the inductor 97 is detected by the current transformer 101 and it is directly used as the detected signal of the inductor current when the transistors 91 and 92 are off, the DC-restoration of the output of the current transformer 101, by the synchronization clamping etc.

based on the output of the current transformer 100, may be also used. Moreover, the output voltage control, the external signal synchronization, etc. can be carried out by the same procedure is shown in the second and third examples described above.

Furthermore, although, in each of those examples described, resistors or current transformers are used as current detector circuits and the waveforms of detected signals are directly used, it is clear that various modifications are possible for improving the timing of operation by e.g. some waveform correction or shaping.

As described heretofore, according to the present invention, it is possible to provide a method of controlling a switching power supply, by which the breakdown of switching element, due to short-circuiting accident of output terminals or the connection of capacitive load etc., can be prevented with certainty.

## 4. Brief description of the drawings

Fig. 1 is a circuit diagram showing a first example of a control method of switching power supply according to the present invention; Fig. 2 is a waveform diagram explaining an operation thereof; Fig. 3 is a circuit diagram showing a second example; Fig. 4 is a waveform diagram explaining an operation thereof; Fig. 5 is a circuit diagram showing a third example; and Fig. 6 a circuit diagram showing a fourth example.

1, 70, 90...Output transformer; 2, 23, 84, 91, 92...Transistor; 3, 6, 16, 36, 37, 39-43, 50, 52, 53, 55, 83, 85...Resistor; 4, 33, 44, 71, 74, 86, 87...Diode; 5, 5A, 5B, 17, 21, 35, 73, 98...Capacitor; 7, 93, 94...Input transformer; 10, 10A-10C...Control circuit; 11...Drive circuit; 12...First comparator; 13...Second comparator; 14, 14A...AND gate; 15...Flip-flop; 22, 72...Inductor; 30, 31, 80, 81, 100, 101...Current transformer; and 32...Operational amplifier.

## Written Amendment (Voluntary)

Date of Amendment:

July 1, 1978

Subject of Amendment:

Claims

## Amendment

Please amend the claims as follows:


(1) A method of controlling a switching power supply, which comprises an inductor and a switching element for interrupting a current of the inductor:


wherein a current of an energy emission circuit of the inductor is detected, and

wherein the switching element is turned on when the current of the emission circuit is <u>under a state where it is</u> <u>smaller than</u> a first set value, and the switching element is turned off when the current of the emission circuit reaches a second set value.

- (2) The method of controlling a switching power supply as claimed in Claim 1, wherein the first set value is varied as an output voltage of the switching power supply increases.
- (3) The method of controlling a switching power supply as claimed in Claim 1 or Claim 2, wherein the second set value is varied as an output voltage of the switching power supply increases.
- (4) The method of controlling a switching power supply as

claimed in Claim 1, Claim 2 or Claim 3, wherein the switching element is turned on based on a combined signal of a detection signal obtained by detecting that the current of the energy emission circuit is smaller than the first set value and a sync signal.






(C)

(B)

4.6

Fig. 6



BEST AVAILABLE COPY

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.

		•			
		<u></u>			
	·				
	·				